數(shù)字集成電路前端設(shè)計(jì)培訓(xùn) 

1.UWB項(xiàng)目介紹，立項(xiàng)分析、實(shí)現(xiàn)方案的規(guī)劃。

2.VLSI系統(tǒng)的設(shè)計(jì)方法學(xué)，時序分析法、基于Snopsys EDA Tools Chain實(shí)現(xiàn)的完整ASIC設(shè)計(jì)流程、數(shù)字設(shè)計(jì)庫的介紹，分析、創(chuàng)建，及使用。

3.編碼及仿真技巧。編碼規(guī)范、RTL驗(yàn)證仿真技術(shù)、門級仿真技術(shù)。

4.綜合技術(shù)�；�于DC的綜合技巧，關(guān)注受綜合約束驅(qū)動的設(shè)計(jì)，時序路徑、時序弧、基于TCL的綜合運(yùn)行和綜合結(jié)果的關(guān)鍵信息分析。

5.靜態(tài)時序分析技術(shù)。基于PT的靜態(tài)時序分析策略，選取、過程處理、基于TCL的靜態(tài)時序分析運(yùn)行，關(guān)鍵信息分析。

6.可測試設(shè)計(jì)技術(shù)。基于DFT compiler和TetraMax的DFT技術(shù)，DFT技術(shù)的算法、基本的測試設(shè)計(jì)流程、基于TCL的DFT設(shè)計(jì)實(shí)現(xiàn)。

7.形式驗(yàn)證技術(shù)�；�于Formality的形式驗(yàn)證方法、基于匹配策略的形式驗(yàn)證技術(shù)、基于TCL的形式驗(yàn)證過程。

8.功耗控制技術(shù)。基于PrimePower的功耗分析技術(shù)，基于Power Compiler的時鐘門控技術(shù)、基于數(shù)字單元庫的功耗分析方法、基于TCL的功耗分析等多種功耗分析方法和時鐘門控技術(shù)的實(shí)現(xiàn)。

9.LAYOUT設(shè)計(jì)流程。基于ASTRO的芯片Layout技術(shù)及基于SPEF反標(biāo)提取的PostLayout相關(guān)數(shù)字流程，包含在PostLayout中的網(wǎng)表提取、參數(shù)提取、形式驗(yàn)證、靜態(tài)實(shí)現(xiàn)驗(yàn)證、門級功能仿真、功耗分析。

11.ASIC設(shè)計(jì)流程的高級話題，例如跨時鐘域信號的處理，同步撫慰電路設(shè)計(jì)及相關(guān)流程處理等設(shè)計(jì)技巧。

12.FPGA設(shè)計(jì)技巧。介紹FPGA的物理構(gòu)成，實(shí)現(xiàn)技術(shù)、約束技術(shù)、使用技巧等。